

آز سیستم‌های دیجیتال ۱

تعداد واحد: ۱ (عملی)

پیش‌نیاز: -

هم‌نیاز: سیستم‌های دیجیتال ۱

هدف: تمرین عملی مطالب درس مربوط از طریق آشنایی با سخت‌افزار، نرم‌افزار و زبان توصیف سخت‌افزار سیستم‌های دیجیتال

شرح آزمایش:

- ۱- آشنایی با گیت‌های AND, OR, XOR و چند گیت ساده دیگر در منطق TTL یا CMOS و آشنایی با پارامترهای آنها
- ۲- طراحی یک نیم جمع کننده و تمام جمع کننده با استفاده از گیت‌های فوق
- ۳- معرفی نرم‌افزار ISE و پیاده‌سازی مدار به صورت شماتیک (جمع کننده، کدبردار و ...)
- ۴- آموزش Verilog و شییه‌سازی یک مدار نیم جمع کننده و تمام جمع کننده با استفاده از این زبان
- ۵- ادامه آموزش زبان Verilog و پیاده‌سازی مدارهای Decoder, Encoder و Multiplexer
- ۶- ادامه آموزش زبان Verilog و پیاده‌سازی مدارهای جمع کننده‌های چند بیتی و مدارهای مشابه آن
- ۷- آشنایی با فلیپ فلاپ
- ۸- طراحی شمارنده
- ۹- طراحی شیفت رجیستر
- ۱۰- انجام پروژه‌ها (به صورت ترکیبی از موارد فوق)

